



EXAMEN PARCIAL DE FUNDAMENTOS DE COMPUTADORES

CURSO 2015-16, PRIMER PARCIAL (CONV. DE JUNIO), 12 DE FEBRERO DE 2016

1. **(1 punto)** Dados los siguientes números: $A = +(27)_{10}$, $B = -(127)_8$, $C = +(74)_{16}$ y $D = +(1111010)_2$
 - a) **(0,5 puntos)** Expréselos en representación en complemento a 2 con 8 bits.
 - b) **(0,5 puntos)** Efectúe las operaciones $(A-B)$ y $(-C-D)$ indicando en cada caso si hay desbordamiento y/o acarreo y el por qué.
2. **(2,5 puntos)** Un depósito de agua cuenta para su llenado con dos electroválvulas (E_1 y E_2) que suministran un caudal de 50 y 10 litros/minuto respectivamente. El nivel del agua en su interior puede conocerse mediante la lectura de 3 sensores (S_1 , S_2 y S_3) tales que:
 - La salida del sensor S_1 vale 1, cuando se ha llegado al 100% de la capacidad del depósito.
 - La salida del sensor S_2 vale 1, si la cantidad de agua en el depósito supera el 90%.
 - La salida del sensor S_3 vale 1, si el nivel se encuentra por encima del 60%.Se desea diseñar un sistema combinacional que controle la activación de las electroválvulas en función del valor de los sensores según las siguientes especificaciones:
 - Cuando la cantidad de agua existente en el depósito se encuentre entre el 0 y el 60% de la capacidad total, se deberá llenar el depósito a razón de 60 litros/minuto.
 - Si el nivel de agua se encuentra entre el 60 y el 90%, la velocidad de llenado será de 50 litros/minuto.
 - Si el nivel se encuentra entre el 90 y el 100%, se procederá a terminar de llenar el depósito con un caudal de 10 litros/minuto.
 - Si el nivel ha llegado a su punto máximo, es decir al 100%, se deben cerrar ambas electroválvulas.Se pide:
 - a) **(0,5 puntos)** Obtener la tabla de verdad del sistema.
 - b) **(1 punto)** Utilizando el menor número de puertas NAND, implementar un circuito con el comportamiento anteriormente especificado.
 - c) **(0,5 puntos)** Implementar el control de E_1 utilizando un decodificador 3 a 8 y el menor número de puertas lógicas.
 - d) **(0,5 puntos)** Implementar el control de E_2 utilizando un multiplexor 4 a 1 y el menor número de puertas lógicas.
3. **(1 punto)** Usando un sumador binario de 8 bits así como las puertas y/o multiplexores que necesite, diseñe un sumador saturado de 8 bits en C_2 . Su comportamiento es el siguiente:
 - Si al realizar la suma se produce un desbordamiento positivo (es decir, el resultado de la suma sería positivo pero requeriría más de 8 bits para ser representado correctamente en C_2), el sumador devuelve el máximo valor representable en C_2 con 8 bits.
 - Si al realizar la suma se produce un desbordamiento negativo (es decir, el resultado de la suma sería negativo pero requeriría más de 8 bits para ser representado correctamente en C_2), el sumador devuelve el mínimo valor representable en C_2 con 8 bits.
 - Si al realizar la suma no se produce desbordamiento alguno (es decir, el resultado de la suma puede representarse correctamente en C_2 con 8 bits), el sumador devuelve el resultado de dicha suma.
4. **(2,5 puntos)** Sea un sistema secuencial con una entrada de 2 bits (X), una salida de un bit (Z) y que se comporta según la siguiente expresión:

$$Z(t) = \begin{cases} 1 & \text{si } \underline{X}(t-2) = (01) \text{ y } \underline{X}(t-1) = (10) \\ 0 & \text{en caso contrario} \end{cases}$$

Se pide:

- a) (1 punto) Especificar el sistema mediante un diagrama de estados de tipo Moore.
- b) (0,5 puntos) Obtener las tablas de transición y de salida del sistema.
- c) ~~(1 punto)~~ Implementar el sistema con biestables D y una ROM.

5. (3 puntos) Utilizando un contador módulo 4 con carga en paralelo y el mínimo número de puertas lógicas, implemente un sistema secuencial cuya salida de 2 bits (Z) en función de una entrada de 2 bits (X) siga repetidamente las siguientes secuencias:

- Si $\underline{X} = 0$, la salida del sistema seguirá la secuencia 0,1,2,3...
- Si $\underline{X} = 1$, la salida del sistema seguirá la secuencia 0,2,1,3....
- Si $\underline{X} = 2$, la salida del sistema seguirá la secuencia 0,3,1,2....

Si el valor de entrada cambia en un cierto ciclo, el sistema seguirá la nueva secuencia a partir del dígito que esté en la salida en dicho ciclo (véase la figura).

X(t)	0	0	0	0	0	2	2	2	2	2	1	1	1	1
Z(t)	0	1	2	3	0	1	2	0	3	1	2	0	2	1
Secuencia "0123"														Secuencia "0312"
Secuencia "0213"														Secuencia "0213"

Diagrama de Estados 15

Tablas SNP - 0'75

Estado - 0'75

(Febrero 2016)

1

① $A = +27$

$|+27| \rightarrow$ dividido recursivamente por 2 para
encuentrar la magnitud representada en
binario puro

$$\begin{array}{r} 27/2 \\ | 13 |^2 \\ | 6 |^2 \\ | 3 |^2 \\ | 1 | \end{array} \Rightarrow |+27| = \Delta 1011_2$$

$$+27 = 011011_2 \xrightarrow{\text{extensión signo}} \underline{\underline{00011011_2}}$$

② $B = -(127)_8$

$|-127_8| \rightarrow$ cada dígito se sustituye por su representación
binaria con 3 bits:

$$|-127_8| = 0010000111_2 = 00101011_2$$

para encontrar -127 , cambiamos el signo:

$$\begin{array}{r} \cancel{1}01010000 \\ + \quad \quad \quad 1 \\ \hline 11010100_2 \end{array}$$

ca 8 bits

$$\underline{\underline{\Delta 10101001_2}}$$

$C = +(24)_{16}$ se sustituye cada dígito por su representación
binaria con 4 bits

$$24_{16} = \underline{\underline{01110100_2}}$$

D: 0111010

(2)

(a)

$$A = 00011011_2$$

$$B = 10101001_2$$

$$C = 01110100_2$$

$$D = 01111010_2$$

(b)

$$\boxed{A - B} = A + (-B)$$

$$B = 10101001_2$$

$$\begin{array}{r} -B \Rightarrow 01010110 \\ \quad + \quad \quad \quad 1 \\ \hline 01010111_2 \end{array}$$

$$\begin{array}{r} + 00011011 \\ 01010111 \\ \hline 01110010 \end{array}$$

✓ desbordamiento, la suma de 2 positivos da un positivo

✓ acuerdo → el nº de bits del resultado y de los operandos es el mismo.

$$\boxed{-C - D} = -C + (-D)$$

$$\begin{array}{r} C = 01110100 \\ -C \Rightarrow 10001011 \\ \quad + \quad \quad \quad 1 \\ \hline 10001100 \end{array}$$

$$\begin{array}{r} D = 01111010_2 \\ -C \Rightarrow 10001011 \\ \quad + \quad \quad \quad 1 \\ \hline 10000110 \end{array}$$

$$\begin{array}{r} 10001100 \\ 10000110 \\ \hline \end{array}$$

✗ desbordamiento → la suma de 2 nºs negativos no puede dar un nº positivo

✗ acuerdo → el resultado tiene más bits q. los operandos

- (2)
- | | |
|-------|--|
| S_1 | |
| S_2 | |
| S_3 | |
- Es imposible q. se active el S_1 sin q. se hayan activado el S_2 y S_3
 - Es imposible q. se active el S_2 si no se activa el S_3 .
- \Rightarrow Hay un conflicto de entradas q. NO se pueden dar \Rightarrow las salidas don't care

(3) para E_1 y E_2 el valor activado indica la válvula abierta

S_1	S_2	S_3	E_1	E_2
000	0	0	1	1
000	1	0	1	0
010	0	0	—	—
011	1	0	0	1
100	0	0	—	—
100	1	0	—	—
110	0	0	—	—
111	1	1	000	0


S_2	S_3	E_1	E_2	S_1
0	0	1	1	3
1	1	—	—	—
0	1	—	—	—
1	0	—	—	—
—	—	—	—	—

$$E_1 = \frac{S_3}{S_2}$$

E_2 S_2 \rightarrow E_1


S_1	S_2	S_3	E_1	E_2
1	0	0	1	3
—	1	0	1	—
—	0	1	—	2
—	—	—	—	—

$$E_2 = \overline{S_3} + \overline{S_1}S_2$$



2c

4




$$E_1 = \sum u_i (g_i)$$

recordar q. las salidas de un decodificador son los minterminos de las entradas

2d

Tengo q. utilizar mux q. tiene mas entradas q. control q. variables de entrada el sistema.
aplico mapas K posibles
tomo como señales de control del mux
las variables de entrada S₂ y S₃
calculo las subregiones del mapa K q.
corresponden a cada una de las
posibles combinaciones de S₂ y S₃



(3) → tenemos q. detecta cuando hay daños
en un sumando de complemento a 2.

→ Resbalamiento $\Rightarrow 2^{n-5}$ positivos no pueden dar un negativo

$$A_7 = \emptyset \\ R_7 = 0 \\ S_7 = 1$$

$\Rightarrow 2^{n-5}$ negativos no pueden dar un n.º




positivo $A_7 = 1 \\ B_7 = 1 \\ S_7 = 0$

Q) $n \times n$ positivos representables

$$n_{\text{ax}} = 01111111$$

Q) $n \times n$ negativos representables

$$n_{\text{ih}} = 10000000$$



(5)


Es un reconocedor de patrón sobre g. tiene 2 entradas en lugar de 1.

los estados son los siguientes

$S_0 \rightarrow$ No ha llegado ninguna combinación de entradas g. forman parte del patrón
 \rightarrow señal de Reset.

S_1 - ha llegado la primera parte de la secuencia } $A = 0$
 S_2 } $B = 1$

S_2 - ha llegado la segunda parte del patrón } $A = 1$
 S_3 } $B = 0$




Vamos a ver un ejemplo:

0	0	1	0	1	0	1	1	0	0	1	0	0	0
1	1	0	1	0	1	0	0	0	0	1	1	1	0

En estos tres casos reconoce el patrón

7



se necesitan 2 bistables porque para codificar 3 estados necesito 2 bits.


E ₁ E ₀	
S ₀	S ₁
0 0	0 0
0 0	0 1
0 0	1 0
0 0	1 1

la codificación 11 no se utiliza
 → las salidas correspondientes
 serían don't cares
 → como es mayor la salida
 solo depende del estado actual
 (información almacenada
 en los bistables)

E ₁ E ₀ AB	c' ₁ c' ₀
0 0 0 0	0 0
0 0 0 1	0 1
0 0 1 0	0 0
0 0 1 1	0 0
0 1 0 0	0 0
0 1 0 1	0 1
0 1 1 0	1 0
0 1 1 1	0 0
1 0 0 0	0 0
1 0 0 1	0 1
1 0 1 0	0 0
1 0 1 1	0 0
1 1 0 0	--
1 1 0 1	--
1 1 1 0	--
1 1 1 1	--

E ₁ E ₀	z
0 0	0
0 1	0
1 0	1
1 1	—

(8)



⑤ Un contador modulo 4 tiene 4 estados


$$S_0 \rightarrow \text{salida} = \emptyset$$

$$S_1 \rightarrow \text{salida} = 1$$

$$S_2 \rightarrow \text{salida} = 2$$

$$S_3 \rightarrow \text{salida} = 3$$

aprovechando las capacidades de carga paralelo (ld) y cuenta (c) hay q. recorrer los estados del contador segun el valor de k entradas



Sólo necesitas 2 bits para codificar los estados (10)

	$E_1 E_0$
S_0	0 0
S_1	0 1
S_2	1 0
S_3	1 1

$P_1 P_0 \rightarrow$ es la entrada paralela q. hay q. especificar para implementar los saltos del diagrama de estado.


Recuerda q. cuando el siguiente estado corresponde a una cuenta (p.e. después de S_2 y S_3 , ó después de S_1 ya S_2) se activa la cuenta y la señal de load = 0

cuando el siguiente estado no corresponde a una cuenta (es un salto p.e. S_2 le sigue S_3) hay q. realizar una carga paralela = load = 1, cuenta = dato + 1

$E_1 E_0 \times X_0$	P_1	P_0	l_d	C
0 0 0 0	-	-	0	1
0 0 0 1	1	0	1	-
0 0 1 0	1	1	1	-
0 0 1 1	-	-	-	-
0 1 0 0	-	-	0	1
0 1 0 1	1	1	1	1
0 1 1 0	-	-	0	1
0 1 1 1	-	-	-	-
1 0 0 0	-	-	0	1
1 0 0 1	0	1	1	-
1 0 1 0	0	0	1	-
1 0 1 1	-	-	-	-
1 1 0 0	-	-	0	1
1 1 0 1	-	-	0	1
1 1 1 0	0	1	1	-
1 1 1 1	-	-	-	-

la señal de control siempre puede estar a 1.


(11)



$$I_d = \frac{G_1 X_1 + \bar{G}_1 X_0}{\bar{G}_0 X_1 + \bar{G}_0 X_0} +$$


$| \varepsilon_0$

$| \varepsilon_1$



$$P_3 = \bar{E}_1$$

$| \varepsilon_0$



$$R_0 = \bar{E}_0 + \bar{E}_1 X_1 + E_1 X_1$$

$| \varepsilon_0$

$| \varepsilon_1$

$\overline{X_0}$

(11)

