



# Arquitectura de Computadores

## SEGMENTACIÓN DE CAUCE PLANIFICACIÓN DINÁMICA

Reading Hennessy-Patterson:

1996 1ª Ed cap.6.7: Advanced Pipelining:Dynamic Scheduling

2017 6ª Ed cap.3.4: Overcoming Data Hazards With Dynamic Scheduling



# Método

- Repasar definiciones de Riesgos de datos proporcionando ejemplos con el ISA del DLX.
  - RAW
  - WAW
  - WAR
- Casar con los conceptos de dependencias verdaderas, anti-dependencias, de salida y dependencias de nombre
- Leer la parte introductoria de la sección del HP indicada y responder a las preguntas siguientes
  - Todas las ediciones de HP tratan planificación dinámica pero evolucionan y abandonan marcadores (scoreboard centrándose en Tomasulo)
- El propósito de las preguntas es ayudar a una lectura comprensiva en profundidad



# PLANIFICACIÓN DINÁMICA

- Define la P.D con tus propias palabras
- Explica contrastando con la P. estática,
- ¿Cuál es mejor y porqué si cambia la configuración del cauce de un procesador (P.E. o P.D.)?
- ¿Cuál es el inconveniente respecto a la utilización de las U.F. de la emisión+ejecución en orden?
- ¿Por qué los riesgos WAR no ocurren sin pl. dinámica ?  
-proporciona ejemplo ilustrativo
- Explica cómo la pl. dinámica puede lograr un encauzamiento sin paradas
- ¿Por qué deben existir varias UF o UF segmentadas para lograr esta aproximación a  $CPI=1$ ?
- ¿Se necesita algún repositorio o cola de fetch para varias instrucciones? ¿Por qué?



## Pl. din.: la idea (Scoreboard)

- Fase ID partida: ¿qué hace cada parte? qué parte trata R. estructurales y cuál R.datos ahora
- ¿Hay emisión en orden o fuera de orden?
- ¿Hay ejecución en orden o fuera de orden?
- El problema con Scoreboard es su uso de los registros:
  - No hay circuito de adelantamiento: en caso de RAW la instrucción consumidora ha de esperar a leer el valor del banco de registros
- El alg. de Tomasulo usa la técnica de renombrado de registros la cual elimina dependencias de nombre (WAR y WAW). Es efectiva a lo largo de iteraciones de bucles tb.
  - nos centraremos en este método



# Tomasulo

- <https://www.youtube.com/watch?v=y-N0Dsc9LmU>
- Video recomendado acerca del algoritmo de Tomasulo
- También contiene una buena introducción sobre planificación dinámica (hasta min. 2:40)
- Em este vídeo se va un pasa más allá con la planificación dinámica en bucles  
<https://www.youtube.com/watch?v=el-xrVbUIdY>
- Sobre desenrollado de bucles:  
<https://www.youtube.com/watch?v=zXg5gvlxJkl>
-



# Tomasulo

- En qué fase se resuelven riesgos
  - estructurales
  - WAW
  - WAR
  - RAW
- ¿Qué se usa para reemplazar registros para lo cuales no hay un valor aún disponible? (renombrado)
- ¿Cuántas Estaciones de Reserva hay en una unidad de procesamiento en CF que use Tomasulo?
  - Qué contienen las ER exactamente? ¿Pueden tener más de una entrada?
- ¿El control es centralizado o descentralizado? ¿Por qué?
- ¿Qué es el CDB y para qué se usa?



# Completa una descripción de los elementos de una ER

- OP:
- Para opernados  $j$  y  $k$ 
  - $V_j, V_k$  :
  - $Q_j, Q_k$ :
  - Son ambos válidos simultáneamente?
- UF status:
- Additionally:
  - ¿dónde se guarda la identidad del registro destino?
  - ¿Cómo se casan resultado y registro al que corresponde?



## RAW & WAR & WAW

- Sigue el ejemplo del libro (atención al “bug” del código)
- Ejemplo del libro HP :
  - ld f6, 32(r2)
  - ld **f2**, 44(r2)
  - multd f0, f2, f4
  - subd **f8**, f2, f6
  - divd f10, f0, f6 (\*)
  - **addd** **f6**, **f2**, **f8**
- (\*) esta instrucción especifica incorrectamente  $f0 \leftarrow f0/f6$  en algunas ediciones de libro
- Desarrolla el ejemplo observando cómo se resuelven los riesgos





	UF							
<u>ld</u> f6, 32(r2)	Load1	Emitida						
<u>ld</u> <b>f2</b> , 44(r2)	Load2	Emitida						
<u>multd</u> <u>f0</u> , <u>f2</u> , f4	Mul1	Emitida						
<u>subd</u> <b>f8</b> , <u>f2</u> , f6	Add1	Emitida						
<u>divd</u> f10, <u>f0</u> , f6	Mul2	Emitida						
<u>addd</u> f6, f2, <u>f8</u>		en fetch						
UF	Ocupada	<u>Op</u>	<u>Vj</u>	<u>Vk</u>	<u>Qj</u>	<u>Qk</u>		
Mul1	si	<u>mul</u>		(f4)	Load2			
Mul2	si	<u>div</u>			Mul1	Load1		
Add1	si	<u>sub</u>			Load2	Load1		
Add2	no							
Add3	no							
	f0-1	f2-3	f4-5	f6-7	f8-9	f10-11	...	f30-31
UF productora	Mul1	Load2		Load1	Add1	Mul2		

<http://nathantypanski.github.io/tomasulo-simulator/>

En este enlace se puede emitir estas instrucciones en el orden deseado y ver su evolución



	UF							
<u>ld</u> f6, 32(r2)	Load1	Emitida	Ejecución					
<u>ld</u> f2, 44(r2)	Load2	Emitida						
<u>multd</u> f0, f2, f4	Mul1	Emitida						
<u>subd</u> f8, f2, f6	Add1	Emitida						
<u>divd</u> f10, f0, f6	Mul2	Emitida						
<u>addd</u> f6, f2, f8	Add2	Emitida						
UF	Ocupada	Op	Vj	Vk	Qj	Qk		
Mul1	si	<u>mul</u>		(f4)	Load2			
Mul2	si	<u>div</u>			Mul1	Load1		
Add1	si	<u>sub</u>			Load2	Load1		
Add2	si	<u>add</u>			Load2	Add1		
Add3	no							
	f0-1	f2-3	f4-5	f6-7	f8-9	f10-11	...	f30-31
UF productora	Mul1	Load2		Load1-Add2	Add1	Mul2		



	UF							
<u>ld</u> f6, 32(r2)	Load1	Emitida	Ejecución	Completada		Load1 difunde	M(32+r2)	
<u>ld</u> f2, 44(r2)	Load2	Emitida	Ejecución					
<u>multd</u> f0, f2, f4	Mul1	Emitida						
<u>subd</u> f8, f2, f6	Add1	Emitida						
<u>divd</u> f10, f0, f6	Mul2	Emitida						
<u>addd</u> f6, f2, f8	Add2	Emitida						
UF	Ocupada	Op	Vj	Vk	Qj	Ok		
Mul1	si	mul		(f4)	Load2			
Mul2	si	div		M(32+r2)	Mul1			
Add1	si	sub		M(32+r2)	Load2			
Add2	si	add			Load2	Add1		
Add3	no							
	f0-1	f2-3	f4-5	f6-7	f8-9	f10-11	...	f30-31
UF productora	Mul1	Load2		Add2	Add1	Mul2		



	UF							
<u>ld</u> <u>f6</u> , 32(r2)	Load1	Emitida	Ejecución	Completada				Load1 ha difundido <u>M</u> (32+r2)
<u>ld</u> <u>f2</u> , 44(r2)	Load2	Emitida	Ejecución	Completada				Load2 difunde <u>M</u> (44+r2)
<u>multd</u> <u>f0</u> , <u>f2</u> , f4	Mul1	Emitida	Ejecución					
<u>subd</u> <u>f8</u> , <u>f2</u> , f6	Add1	Emitida	Ejecución					
<u>divd</u> f10, <u>f0</u> , f6	Mul2	Emitida						
<u>add</u> <u>f6</u> , <u>f2</u> , <u>f8</u>	Add2	Emitida						
UF	Ocupada	Op	Vj	Vk	Oj	Ok		
Mul1	si	mul	<u>M</u> (44+r2)	(f4)				
Mul2	si	div		<u>M</u> (32+r2)	Mul1			
Add1	si	sub	<u>M</u> (44+r2)	<u>M</u> (32+r2)				
Add2	si	add	<u>M</u> (44+r2)			Add1		
Add3	no							
	f0-1	f2-3	f4-5	f6-7	f8-9	f10-11	...	f30-31
UF productora	Mul1	Load2		Add2	Add1	Mul2		



	UF							
<u>ld</u> f6, 32(r2)	Load1	Emitida	Ejecución	Completada				Load1 ha difundido <u>M(32+r2)</u>
<u>ld</u> <b>f2</b> , 44(r2)	Load2	Emitida	Ejecución	Completada				Load2 ha difundido <u>M(44+r2)</u>
<u>multd</u> <u>f0</u> , <u>f2</u> , f4	Mul1	Emitida	Ejecución					
<u>subd</u> <b>f8</b> , <u>f2</u> , f6	Add1	Emitida	Ejecución	Completada				Add1 difunde <u>result subd</u>
<u>divd</u> f10, <u>f0</u> , f6	Mul2	Emitida						
<u>addd</u> <b>f6</b> , <b>f2</b> , <b>f8</b>	Add2	Emitida						
UF	Ocupada	Op	Vj	Vk	Qj	Qk		
Mul1	si	<u>mul</u>	<u>M(44+r2)</u>	<u>(f4)</u>				
Mul2	si	<u>div</u>		<u>M(32+r2)</u>	Mul1			
Add1	no							
Add2	si	<u>add</u>	<u>M(44+r2)</u>	<u>result subd</u>		<u>Add1</u>		
Add3	no							
	f0-1	f2-3	f4-5	f6-7	f8-9	f10-11	...	f30-31
UF productora	Mul1			Add2	Add1	Mul2		

Evolucionar el diagrama con el siguiente orden de completado:

..  
addd  
multd  
divd

Contrastar con esta variante:  
..  
multd  
addd  
divd