




FUNDAMENTOS DE COMPUTADORES
EXAMEN FINAL DE JUNIO
PRIMER PARCIAL 18 DE JUNIO 2014

1.- (0,5 puntos) Dados los siguientes números A=+54 (decimal), B= -37 (hex.) y C= +101 (binario):


- Expresé los tres números con el mismo número de bits en complemento a 2
- Efectué las operaciones (A-B) y (B-C) indicando si hay desbordamiento o acarreo y el por qué.

2.- (1,5 puntos) El diagrama de estados de la Figura representa un reconocedor de patrón.



- Obtener un diagrama de transición de estados equivalente (tipo Mealy)
- Completar el cronograma

3.- (2,5 puntos) Se desea diseñar un sistema secuencial para controlar el funcionamiento de una máquina de café que sirve café sólo o con leche. El sistema tiene dos entradas, la tecla *Inicio* y la tecla (CCL), y cinco salidas como se observa en la figura.



En el estado inicial todas las salidas valen 0. El sistema permanece en este estado mientras la entrada *Inicio* valga 0. Al activar la señal *Inicio* el sistema atravesará cinco etapas: *preparar café* (1 ciclo), *servir café* (2 ciclos), *servir leche* (2 ciclos), *enfriamiento* (1 ciclo) y *notificación* al usuario (1 ciclo). Solo se servir leche en el café si el usuario ha activado la señal CCL. En caso de no activarse esta señal, el sistema pasará directamente a la fase de enfriamiento tras servir el café.

Durante la fase de preparación de café se activarán las salidas PC y PV. Para servir café y posteriormente leche el sistema activará las señales SC y SL durante los ciclos pertinentes. En la fase de enfriamiento, todas las salidas valdrán 0. Finalmente, se notificar al usuario de que su café está listo activando la señal L durante un ciclo de reloj, y a continuación se volverá al estado inicial.

Se pide:

- (1 punto) Especificar el sistema secuencial como máquina de Moore
- (1 puntos) Diseñar la lógica de transición de estados haciendo uso de un contador módulo 8 y el mínimo número de puertas lógicas
- (0,5 puntos) Diseñar la función de salida usando el mínimo número de puertas lógicas

Solución del 1:

54d -> 011 0110 bin C2

-37h -> 100 1001 bin C2



101b -> 000 0101 bin C2

A 011 0110
-B 011 0111
A-B 110 1101 Desbordamiento

B 100 1001
-C 111 1011
B-C 1 100 0100 Acarreo sin desbordamiento

Solución Junio:

Nota: Los retardos no son muy precisos, pero me imagino que nadie tendrá problemas en interpretar la solución.



(1)

$$A = +54_{10}$$

$$B = -37_{10}$$

$$C = +101_{bp}$$

Expresar los 3 n° en C2 con el mismo nº de bits:

→ $A = +54_{10}$. Esté expresado en magnitud y signo

(1) calculamos la magnitud en binario para

$$|+54| = 54 \quad \text{division recursiva por 2}$$

$$\begin{array}{r} 54 \\ \overline{2} \Big) \quad 27 \\ 0 \quad \overline{1} \Big) \quad 13 \\ 1 \quad \overline{1} \Big) \quad 6 \\ 1 \quad \overline{0} \Big) \quad 3 \\ 0 \quad \overline{1} \Big) \quad 1 \\ 1 \quad \overline{1} \Big) \quad 0 \\ 1 \quad \overline{1} \end{array}$$

$$= 110110_{bp}$$

(2) anadimos el signo positivo

$$0110110_{C_2} \Rightarrow A = 0110110$$

S.E.S.

→ $B = -37_h$

(1) calculo de la magnitud

$$|-37_h| = 37_h = 0011011_{bp}$$

(2)

② habrá q. añadir d signo positivo p/lo q.
 en este caso no es necesario. P q/pues
 $0111_{ns} \neq 0111_{C_2}$ En el primer caso

Ses una magnitud sin signo /+| menor q. q.
 El 2º caso es q. el resto con signo positivo + 2
 res como se representan igual podemos hacer

$0011\ 0111_{C_2}$

Como queremos representar los 2 res con el
 menor n de bits y el primero se puede
 representar con 7 y este también se puede
 representar con 7

$011\ 0111_{C_2}$

(3) qe cambio d signo

$$\begin{array}{r} 1001000 \\ \hline 1001000_{C_2} \end{array}$$

$$B = 1001001$$

$$\rightarrow C = +101$$

la magnitud es 401_{pp}
 le añadimos el signo 0101_{C_2}
 hacemos una extensión d signo hasta los
 7 bits

$$0000101_{C_2} = C$$

15] A - B

(3)

convertimos la resta en una suma $A - B = A + (-B)$

conocemos $A = 0110110$

conocemos $B = 1001001$

no conocemos $-B \Rightarrow$ lo calculamos aplicando
la operación cambio de signo.

$$\begin{array}{r} -B = 0110110 \\ \quad + 1 \\ \hline 0110111 \end{array}$$

$$\begin{array}{r} & 1 & 1 \\ & 0110110 \\ & 0110111 \\ \hline & 1101101 \end{array}$$

✗ acarreo
✗ desbordamiento

$\rightarrow \boxed{B - C} \Rightarrow B + (-C)$

conocemos B

conocemos C

NO conocemos $-C \Rightarrow$ cambio de signo


$$\begin{array}{r} -C = 1111010 \\ \quad + 1 \\ \hline 1111011 \end{array}$$

$$\begin{array}{r} & 1 & 1 & 1 & 1 \\ & 1001001 \\ & 1111011 \\ \hline & 11000100 \end{array}$$

✗ acarreo
✗ desbordamiento

② Reconoce el patrón ac...ab. Es decir
deberá llegar como poco 2 dígitos y luego una b
el cuadro de dígitos q. llegan puede ser par o
impar

El diagrama de estados (real) es




So - Nada

$$S_4 = 1^{\text{a}} \quad \text{"a"}$$

$S_2 \rightarrow$ 2^a "y" 2^b sucesivas


Recordar:

recordar:
No es la salida solo depende del Estado
Real y la salida depende del Estado y
de la entrada



Nos piden lo siguiente:

(6)



Siendo

$E_2 E_1 E_0 \rightarrow$ Estado Fuer

$P_2 P_1 P_0 \rightarrow$ Carga paralela

$C \rightarrow$ Señal de cuenta

$L \Rightarrow$ señal carga paralela

codificación de estados

$E_2 E_1 E_0$


	$E_2 E_1 E_0$
I	0 0 0
PC	0 0 1
SC1	0 1 0
SC2	0 1 1
SL1	1 0 0
CH2	1 0 1
E	1 1 0
N	1 1 1

lo normal es q. a continuación hiciéramos la tabla de verdad en los que siendo las entradas $E_2 E_1 E_0$ i CC se obtuvieran $P_2 P_1 P_0 L C$. Pero si nos fijamos es una tabla de 8 variables de entrada lo q. hace

largo y engoroso tanto su confección como su simplificación mediante mapas de K.

En su lugar vamos a analizar cuando se generan (o ocurren no se ejecutan) las señales $P_2 P_1 P_0$, L y C .

Vamos a empezar por la señal de Load y P₂P₁P₀. → Si nos fijamos la señal de load solo se pone a 1 cuando estamos en el estado S_{C2}(011) y la señal CCL=1.
por lo tanto



y P₂P₁P₀ es el estado en q. se salta, q.
en este caso es 2(110) → P₂P₁P₀=110.

Vamos a estudiar ahora la señal C de cuenta
se dan 3 casos en estos señales

a) el mas normal, se pasa de estado en
estado como una cuenta por lo tanto
para todos estos casos C=d.

b) cuando estamos en el estado S_{C2} y CCL=0
en este caso se salta y sabemos q.
en estos casos L=d y C=d
⇒ este dañado puede considerarse un l.

c) cuando estamos en el estado I(000)
e i=0 ⇒ en este caso C=0.

Por lo tanto, se puede considerar = 1
para todos los demás salvo para E₂E₁E₀=000
y i=0.





En noche la salida depende solo de los estados (8)

$\varepsilon_2 \varepsilon_1 \varepsilon_0$	P_C	P_V	S_C	S_L	L
0 0 0	0	0	0	0	0
0 0 1	1	1	0	0	0
0 1 0	0	0	1	0	0
0 1 1	0	0	1	0	0
1 0 0	0	0	0	1	0
1 0 1	0	0	0	1	0
1 1 0	0	0	0	0	0
1 1 1	0	0	0	0	1



como nos piden q.
implementemos
con el menor n.^o
de partes lógicas
aplicamos mapas K.

$$P_C = P_V = M_2 \rightarrow$$



$$S_C = \bar{\varepsilon}_2 \cdot \varepsilon_1$$

$$S_L = \varepsilon_2 \bar{\varepsilon}_1$$



$$L = M_7 \rightarrow$$

